• · 求大神们帮忙a11-27
• · Xilinx FIR IPcore 系数重载问题11-27
• · 请问always@(*)是什么意思，任何事件触发？11-27
• · verilog导入cadence无法生成symbol，小女子在此谢过了11-27
• · 在使用vivado进行设计时遇到些麻烦，大火进来帮瞧瞧是ishenm情况。11-27
• · launch edge和latch edge延迟是什么意思11-27
• · 累加器累加结果出错应该如何解决？11-27
• · QUARTUS里的LPM_COUNTER，高位会出错的问题。11-27
• · 如何实现一种可控延时电路？11-27
• · fir滤波器仿真问题11-27
• · 谁知道除法电路是怎么设计出来的？（图）11-27
• · 利用DSP builder在FPGA上实现FIR，使用signalTapII进行硬件测试遇到问题11-27
• · 一个求一组数据最小值的问题11-27
• · 谁能给我解释一下这个电路图11-27
• · SPI—slave模式，时序分析问题，急！求助！在线等！（刚发的那帖子貌似图挂了）11-27
• · ISim,modelsim仿真查看内部信号波形时，只显示后一部分，前面的没显示，电路肯定没错11-27
• · K7系列TRI-MODE ETHERNET MAC问题11-27
• · fft_nco联合仿真报错11-27
• · 做ddr3接口的合理速度范围？11-27
• · xilinx V6板子怎么调IO电压11-27
• · PTPX中time_based模式功耗分析问题11-27
• · 关于xilinx fir use reloadable coefficient的用法11-27
• · quartus布局布线问题11-27
• · FPGA如何实现顺序操作比较好？11-27
• · system generator和simulink硬件协调仿真错误该如何解决11-27