做ddr3接口的合理速度范围？

时间：10-02 整理：3721RD 点击：

最近用ML605板子上的ddr3接口，使用mig提供的axi接口做，做好后测试了一下读写速度，发现几乎只和从接口的位宽成正比例，位宽越宽速度越快，写入速度从32位时的大致600MBpS，到1024位时16GBpS....我觉得这个似乎不合理，所以想请教一下是否是我的测试方法有问题。MIG中设置ddr的频率为400MHz，axi部分都用的200MHz的时钟，测速是chipscope采样一个200MHz下的计数信号，用计数cycle/频率200MHz计算传输时间，再用数据量/时间算出的带宽。

Xilinx文档有提供计算带宽的方法。主要是如何设置用户侧数据位宽和时钟频率，来匹配DDR侧的带宽，以达到到DDR带宽最大化。

在系统总线宽度大于等于DDR总线宽度的条件下
DDR数据最大带宽=DDR总线宽度*时钟频率*2

上一篇：xilinx V6板子怎么调IO电压
下一篇：fft_nco联合仿真报错

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

栏目分类