关于Rx receiver的问题

我在FPGA中例化了两个RX receiver，有时候其中一个接收器的输入端悬空（也就是该接收器没有跟发送器有数据链路链接），这样该接收器送出的rx_ctrldetect不会是10（假设设计中约定当发送器发送BC00时候是非数据，也即rx_ctrldetect为10时候是非数据），而是在跳变，有时候会为00，这个时候其数据rx_dataout就会被当成有效数据（实际是个非有效数据）。我想问的时候，有没有办法处理这种接收器悬空的时候，如何才能避免把非有效数据当成有效数据的情况?

在IP核中设置错误rx_errdetect指示呀！

接收引脚悬空是rx_signaldetect信号为低,rx_freqlocked信号也为低

我现在又遇到一个奇怪的现象，整个板子上22个receiver，当输入悬空的时候，就偏偏一个rx_signaldetect信号会跳变，而且这是发生在多次系统复位后，请问这会是什么原因导致的?