• · 咨询：zedboard+ad936111-27
• · DC下designware能生成自定义大小的ram么？11-27
• · FIFO深度超过了DesignWare中对应单元的深度限制11-27
• · 求科普-输入延时小于一个时钟周期11-27
• · Verilog中数字不指定位宽与数制，综合时会出问题么11-27
• · FIR滤波器相关的论文，很全哦11-27
• · 新手提问，关于由已设计模块构成更高一层模块11-27
• · 模块有双向接口 生成qxp网表文件时报错11-27
• · 求助：用JTAG连接 zC706 与主机时，识别不了JTAG11-27
• · system verilog 代码请教11-27
• · linux下ISE编译map时出现问题11-27
• · perl 在FPGA中的应用例子11-27
• · 板级调试时，rom读不出数据11-27
• · Xilinx LUT的INIT属性11-27
• · 求助：后仿，出现点问题，求懂得后仿的大神，给指点讨论，本人在读硕士，水平有限11-27
• · 急求sokit TCP/UDP 数据包收发测试(调试)工具11-27
• · Verilog 程序理解问题 关于状态机11-27
• · 明天要面试DFT的岗位，一般会问什么问题？11-27
• · ISPSD 2014论文有没有谁要的？电力电子方面的11-27
• · matlab里面的hdl coder11-27
• · 语序问题11-27
• · verilog 的重大BUG11-27
• · Verilog中怎样把一个变量赋值成全1？11-27
• · 请教数字IC设计，数字前端和后端之间有做timing分析的，请问这个职位未来有发展吗11-27
• · 没有写出sdf文件11-27