• · systemverilog验证覆盖率问题11-27
• · VHDL 端口映射问题 求助11-27
• · 在进行hold relation判断时候 什么是比较紧的 hold关系呢？11-27
• · IO timing constrainingde11-27
• · 模拟单元library 的建立11-27
• · 基于FPGA中8051IP内核的数字电子钟的设计11-27
• · sdk的结构体声明错误11-27
• · XILINX下载时出现多个未知芯片是怎么回事11-27
• · 请教一个vhdl程序包定义的问题11-27
• · 请问，利用VIVADO进行可重构设计的最初级问题11-27
• · fft仿真遇到很奇怪的问题，ip核报错11-27
• · 关于modelsim和matlab协仿真的问题，用的是verilog语言。11-27
• · PS2入门程序调试出错，请教高手11-27
• · QuartusII生成VQM的问题。11-27
• · 关于ucf文件11-27
• · ModelSim-SE-10.2c-32bit linux11-27
• · 这是什么报错？qurtus 211-27
• · Synopsys已经宣布了SystemC是末路黄花11-27
• · ise 中如何使用 in system memory 工具？11-27
• · 女生学数字前端好还是学数字后端好11-27
• · 求教二进制数如何转换成CSD数？11-27
• · vivado封装IP核 绝对路径相对路径问题11-27
• · ISE优化问题11-27
• · ERROR:MapLib:973 - Tri-state buffers are not supported in this architecture.11-27
• · 如何用verilog实现一个环形振荡器11-27