基于FPGA中8051IP内核的数字电子钟的设计
时间：10-02
整理：3721RD
点击：
基于FPGA中8051IP内核的数字电子钟的设计 求各位大神指导啊
这么简单。
简单么，否指导一下呢，谢谢
毕业设计吗
基本框架就是8051核+RAM+ROM+实时时钟模块+按键+显示，当然，系统运转还需要固件。
按键用来设置时间和闹钟，固件用于处理按键逻辑，并将按键意图转化为对实时时钟模块的配置，实时时钟模块专用于计数，内部需要设计一些小时分秒的寄存器给固件配置，如果有闹钟功能，也需要设计一些寄存器存放闹钟时间，其实就是一个定时器。当小时分秒跳变时产生中断，固件读取时间配置到显示单元上。8051核+RAM+ROM是固件运行的依托
为了方便更新固件，还需要做更新ROM的模式，通过某个接口就可以下载新固件。