• · JESD204B的ip，需要的联系我。已上板调试12-26
• · 双口RAM的读与写，遇到一个尴尬的问题。12-26
• · 我想改文件名可怎么办？12-26
• · 求教如何自动产生并添加版本号信息和编译时间12-26
• · 问一个fifo的问题读写问题。12-26
• · 关于spi cpol 和 cpha 四种模式12-26
• · 关于modelsim低通滤波器仿真，急急急12-26
• · Xilinx oserdese原语使用求助12-26
• · 异步FIFO进行数据时钟域切换时，时序错误，请大神帮忙看下12-26
• · 纯组合逻辑，仿真的结果与实际不符12-26
• · IC设计十年，这个账户12年，大家有啥想问的随便问，大牛路过就好，主要是新人们12-26
• · 问一个双口RAM的问题。12-26
• · 模块间的时钟约束问题12-26
• · 复数乘法器没有输出，不知道原因的我眼泪掉下来12-26
• · 关于综合时操作数隔离的方法12-26
• · DDR3控制程序结合IP核，如何仿真12-26
• · 异步复位同步释放12-26
• · 请问哪个大神有linux下modelsim 10.2c以上的版本12-26
• · vcs后仿真中如何避免X值？12-26
• · cadence中verilog生成symbol时多位输出的pin12-26
• · FPGA芯片外部的输入信号都要寄存吗12-26
• · Xilinx、Cadence、Synopsys、Mentor加密的RTL和IP都可以解密源代码了12-26
• · 谁能上传alintALINT 2012.12.SR的规则集的文件么12-26
• · signaltab 检测不到device12-26
• · 关于Synopsys 的.lib和.db文件的问题12-26