微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > vcs后仿真中如何避免X值?

vcs后仿真中如何避免X值?

时间:10-02 整理:3721RD 点击:
请问在post sim的时候,由于网表中有不带复位的寄存器,导致这个寄存器的输出是X,在VCS工具中是否有相关的选项将其初始值设置为0?

+vcs+initreg+random,这个是复位为随机值的。你可以找找相关的参数,是否可以实现复位为0。

你这个方法是针对前仿真的,就是定义为reg integer这种。但是后仿真是看不到reg变量的,此法不通

找到这个DFF ,然后用deposit它的Q 为0或者1

这个比force好用 thx

脚本找到所有异步的寄存器,直接force,
同时检查这些寄存器是不是希望是异步的,是不是符合你的设计,保证综合或sta脚本是ok的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top