微波EDA网，见证研发工程师的成长！ 2025婵犵數濮撮惀澶愬级鎼存挸浜炬俊銈勭劍閸欏繘鏌ｉ幋锝嗩棄缁炬儳娼￠弻鐔告綇閸撗呮殸缂備胶濯崹鍫曞蓟閵娾晜鍋嗛柛灞剧☉椤忥拷04闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晜閽樺缃曢梻浣虹帛閸旀洟骞栭銈囦笉妞ゆ牜鍋為悡銉╂煟閺囩偛鈧湱鈧熬鎷�12闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈡晝閳ь剛绮ｅΔ浣虹闁瑰瓨鐟ラ悘鈺冪磼閻欌偓閸ㄥ爼寮婚妸鈺傚亞闁稿本绋戦锟� 闂傚倸鍊搁崐鎼佸磹妞嬪海鐭嗗〒姘ｅ亾妤犵偞鐗犻、鏇㈠Χ閸屾矮澹曞┑顔结缚閸樠冣枍瀹ュ洠鍋撶憴鍕；闁告濞婇悰顕€宕堕澶嬫櫌婵犵數濮撮幊澶愬磻閹捐閿ゆ俊銈勮兌閸欏棝姊虹紒妯荤闁稿﹤婀遍埀顒佺啲閹凤拷闂傚倸鍊搁崐鎼佸磹閻戣姤鍤勯柤鍝ユ暩娴犳艾鈹戞幊閸婃鎱ㄧ€靛憡宕叉慨妞诲亾闁绘侗鍠涚粻娑樷槈濞嗘劖顏熼梻浣芥硶閸ｏ箓骞忛敓锟�

vcs后仿真中如何避免X值？

时间：10-02 整理：3721RD 点击：

请问在post sim的时候，由于网表中有不带复位的寄存器，导致这个寄存器的输出是X，在VCS工具中是否有相关的选项将其初始值设置为0?

+vcs+initreg+random，这个是复位为随机值的。你可以找找相关的参数，是否可以实现复位为0。

你这个方法是针对前仿真的，就是定义为reg integer这种。但是后仿真是看不到reg变量的，此法不通

找到这个DFF ，然后用deposit它的Q 为0或者1

这个比force好用 thx

脚本找到所有异步的寄存器，直接force，
同时检查这些寄存器是不是希望是异步的，是不是符合你的设计，保证综合或sta脚本是ok的

上一篇：cadence中verilog生成symbol时多位输出的pin
下一篇：请问哪个大神有linux下modelsim 10.2c以上的版本

仿真 vcs 相关文章：

栏目分类

射频专业培训教程推荐