• · HSPICE2010中AWAVES是不是没有集成进去？12-26
• · 跪求：ISE6.2软件12-26
• · 求数字电位器的例子12-26
• · 敏感变量写错，综合时会出现什么问题呢？12-26
• · quartus12.1时序约束的问题12-26
• · 因为要学嵌入式开发，先要学linux，我想问一下鸟哥那本书的内容都要看吗？12-26
• · silicon bring_up是什么意思？12-26
• · cyclone2 EP2C70内部结构原理图谁有能奉献一张吗谢啦12-26
• · xilinx axi-dma 和 axi-cdma除了接口外，有什么不同？12-26
• · 有哪些关于Verilog实现算法的书呢12-26
• · DesignCompiler如何查看设计中是否有latch？12-26
• · 寻VME的IP核。12-26
• · 国内有量产的CPLD/FPGA吗 及配套软件12-26
• · 支持SERDES的Xlink系列芯片有哪些？12-26
• · synplify综合，怎么可以不会综合处inout类型12-26
• · 请教关于FPGA时序约束的问题12-26
• · 关于部分可重配置问题12-26
• · 有没有关于fpga处理图像算法的资料啊？12-26
• · 求questasim 10.1b以上版本，win32版的。12-26
• · 哪位大侠发个Mentor QUESTA autocheck 的文档12-26
• · FPGA 的发展前景如何，主要从事的行业有哪些？12-26
• · 请问cdl文件是什么？有什么作用呢？12-26
• · signed函数会把括号里的当成补码吗12-26
• · 如何统计DC综合后的门级网表中某种标准单元的个数12-26
• · 当我们使用一个总线的IP核时，比如PCIE，最难的部分是什么？12-26