请教关于FPGA时序约束的问题
时间：10-02
整理：3721RD
点击：
现有输入A、B，经一些纯组合逻辑后输出C，有没有办法约束从A到C的最小延时?实现方法是什么?求大神解惑。
set_net_delay -min