关于时序仿真到上板测试这段问题
时间：10-02
整理：3721RD
点击：
问题1：对 motion control 模块进行时序分析，提示时序有问题，而且时序仿真中发现有个子模块的常量输入显示为高阻态，但是做时序仿真出来的结果缺是对的。
问题2：对顶层模块 xilinx_pcie_1_1_ep_s6 进行时序分析，时序就变成没问题。
由于这是第一个项目，很多问题都不懂怎么处理，希望大家可以指教，谢谢。
小编最好发到问答提问版块
没兄弟姐妹帮忙解答吗
没兄弟姐妹帮忙解答吗
没兄弟姐妹帮忙解答吗
没兄弟姐妹帮忙解答吗