微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 为何时序仿真与功能仿真一致(已设置),没有延迟

为何时序仿真与功能仿真一致(已设置),没有延迟

时间:10-02 整理:3721RD 点击:
第一步:我实在quartusii上进行仿真产生.vo文件和.sdo文件第二步:用modelsim仿真,进行了一些设置



但是最后时序仿真结果和功能仿真的一样file:///C:\Users\tangke\AppData\Roaming\Tencent\Users\1245800249\QQ\WinTemp\RichOle\SJ9DQ1T2Y`BMR5(@N$P}X1K.jpg,没有延迟,不知道怎么回事?求大神解决file:///C:\Users\tangke\AppData\Roaming\Tencent\Users\1245800249\QQ\WinTemp\RichOle\SJ9DQ1T2Y`BMR5(@N$P}X1K.jpg

                        帮你顶

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top