微波EDA网，见证研发工程师的成长！

首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > quartus12.1时序约束的问题

quartus12.1时序约束的问题

时间：10-02 整理：3721RD 点击：

求教quartus12.1的约束功能在哪找?找了半天没发现，是取消了么?

。没有

上一篇：因为要学嵌入式开发，先要学linux，我想问一下鸟哥那本书的内容都要看吗？
下一篇：敏感变量写错，综合时会出现什么问题呢？

时序约束相关文章：

栏目分类

热门文章

Copyright © 2017-2020 微波EDA网版权所有

Top