微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 敏感变量写错,综合时会出现什么问题呢?

敏感变量写错,综合时会出现什么问题呢?

时间:10-02 整理:3721RD 点击:
请教一下,rt?
谢谢!

综合出latch
always @ a
b<=c ;

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top