• · 定制自己的IP核并且验证12-26
• · module的名字12-26
• · vcd文件格式12-26
• · modelsim里面可以加断言吗？12-26
• · 连接Vivado和Matlab的全自动化操作12-26
• · 流水线技术在LMS算法硬件实现中的应用12-26
• · 求quartus 12.1 xx文件12-26
• · cadence 无运放 怎么办12-26
• · 关于数字前端软件。12-26
• · formality乘法器验证 aborted12-26
• · modelsim FLI接口可用于仿真带arm core的soc系统的c程序么？12-26
• · 布局布线12-26
• · Altera DE3 的DDR2内存使用问题12-26
• · 在widow小，verilog仿真，大家有没有好的推荐？12-26
• · 代码优化12-26
• · pt 标记模型和快速时序模型12-26
• · ise能不能place&route之后再分配管脚？12-26
• · cadence 的verilog 仿真器不支持 always@(*)12-26
• · altera 11.0附带IP中的的sls的usb20hr使用求助12-26
• · 如何开通网站上的博客呢，我蓝领级别的12-26
• · FPGA来控制CH375读写12-26
• · 求助：xilinx ML405开发板与以太网通信12-26
• · 这里可以求DE2-115开发板一块吗12-26
• · pspice与VHDL能否结合使用？12-26
• · xilinx IP 核12-26