微波EDA网，见证研发工程师的成长！
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 代码优化

代码优化

时间：10-02 整理：3721RD 点击：
大家有没有verilog 代码优化的经验，传授一些吧，很是困惑

没有人么

请大家帮帮忙吧

....经验~

上一篇：pt 标记模型和快速时序模型
下一篇：在widow小，verilog仿真，大家有没有好的推荐？

代码优化 相关文章：

栏目分类
热门文章

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top