微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 布局布线

布局布线

时间:10-02 整理:3721RD 点击:
时序约束是影响布局布线的结果的!想问这个结论正确吗?

正确,不然要约束干嘛 前端会给后端时序约束 叫 timing driving layout TDL

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top