微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于布局布线约束求教

关于布局布线约束求教

时间:10-02 整理:3721RD 点击:
我想将触发法器在布局布线后尽量靠近模块A,因为触发器的输出是模块A的输入,这是否需要设置某种约束呢,在Quartus II里什么地方进行设置呢,还有,如果想看看布局布线后实际位于芯片什么位置该在什么地方看呢?谢谢大家了

Quartus里有设置可以把某些模块绑定在一起,具体可以查找Quartus手册

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top