微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > pspice与VHDL能否结合使用?

pspice与VHDL能否结合使用?

时间:10-02 整理:3721RD 点击:
我在用PSpice进行数模混合仿真,但是状态机的模型自己不知道如何创建。请问PSpice能否支持VHDL语言做成的元件模块来进行仿真?

是支持的

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top