微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们

IC设计十年,这个账户12年,大家有啥想问的随便问,大牛路过就好,主要是新人们

时间:10-02 整理:3721RD 点击:

2005年注册的这个账户,当时从edacn转过来的,从这里学习了很多东西,挺感谢eetop.做ic的兄弟们大部分比较忙,我最近比较闲,大家有啥想问的,随便问,尽力回答,对答案正确性不保证,不要喷我!对了,我做数字的。

感动

补充一个,我做数字的,

久仰久仰,,,

很感动!像小编这么有情怀的IC工程师,小编您好,想问下CDC的问题,工程中有遇到两个不同时钟域的数据通信,一个10MHz,一个200MHz,数据从200MHz进入10MHz后仿真出现亚稳态,设计中也有做寄存器打拍,请问处理跨时钟有什么的好的方案?

这些东西有标准设计的,C公司S公司都有标准的建议。
跨时钟域的数据传输, 数据不要做寄存器打拍,用控制信号保证数据的传输正确性,俗称握手。大概意思如下图:

谢谢小编

啥时候转行合适?

哥们,啥时候都合适,只要你看得清楚你自己的发展道路

小编您好,我是最近开始做驱动芯片上全定制SRAM的,想问下有没有什么资料推荐一下,或者有什么建议。因为现在处于比较迷茫的阶段。


我没做过这个,如果我是来做,我可能有两个思路:1、网上找到所有资料来看,中文和英文的;目的:入门之用;
2、务必找到有成功经验的人士来交流和沟通;目的:保证项目成功;

谢谢您的建议。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top