微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求助CPLD逻辑复制出现的问题

求助CPLD逻辑复制出现的问题

时间:10-02 整理:3721RD 点击:
各位大神,我在用CPLD同时驱动三块相同的CCD,驱动信号相同,所以我将同一个模块例化三次,但其中有一个2M的方波信号,在前两个模块例化后,输出正常,但是第三个模块例化后的输出是一个脉冲波,频率依旧是2M,经测试,最多只能例化两次。CPLD型号是EPM570T100C5, 时钟50MHz,异步复位,RTL视图和波形示意图如下所示:



既然三组信号一样,为啥不直接在一个模块中输出三个一样的信号呢

先说一下,你这个波形是在哪测出来的?是RTL仿真中的,还是时序仿真中的,还是拿示波器测的。不然就不好说了。如果你三个CCD驱动时钟都是一样的,为什么要用三个模块?

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top