微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 求教 Vivado 问题!vivado 2015.3 generate bitstream 后报错?

求教 Vivado 问题!vivado 2015.3 generate bitstream 后报错?

时间:10-02 整理:3721RD 点击:

      
dear all:求教 Vivado 问题!
vivado 2015.3  generate bitstream 后报错:
[DRC 23-20] Rule violation (REQP-38) connects_RST_ACTIVE - U8/AcqLoopFIFO/U0/inst_fifo_gen/gconvfifo.rf/gbi.bi/v7_bi_fifo.fblk/gextw[10].gnll_fifo.inst_extd/gchain.gp1[1].gbldc.inst_prim/gf36e1_inst.sngfifo36e1: RST pin should always have ACTIVE signal for FIFO operation.

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top