• · 菜鸡问一个关于状态机的问题11-27
• · DC综合VHDL 不能例化库里面的cell。11-27
• · Xilinx有没有支持动态可重构的产品11-27
• · Verilog实现上升沿开始计数，下个上升沿停止计数11-27
• · 用Verilog如何实现上升沿开始计数，下降沿停止计数11-27
• · 关于芯片逆向设计的一些迷茫11-27
• · ModelSim10.1A无法找到secureip库是怎么回事11-27
• · 请指教：如何使用Synopsys SCL win版11-27
• · DC综合VHDL，不能例化单元库的cell11-27
• · 再发一帖关于多个dsp模块的ip核在一个工程下的问题11-27
• · quartusII关于RTL视图问题11-27
• · 谁做过基于FPGA的TCP/IP 四层协议栈？ 收发速度达到10GE带宽的？11-27
• · 现在FPGA前段设计是不是主要是设计IP核？11-27
• · 请教大侠们一个关于xilinx 网络ip核 tri_mode Ethernet MAC v3.5的使用问题11-27
• · xilinx sdk中右击elf，run as-> launch on hardware 报错11-27
• · modelsim激励能显示，但输出没变化11-27
• · 请教DC中check_timing时如何不检查复位信号11-27
• · FPGA通过I2C配置ADV7180有写应答，无读应答11-27
• · 关于matlab与modelsim联合仿真的问题11-27
• · FPGA底层代码固化问题11-27
• · synplify用quartus调用可以综合，单独使用怎么看不了technology view？11-27
• · 只有时序电路存在异步电路和同步电路之分吗？11-27
• · 请教，FPGA选用k7系列410T，DSP选用6455，能RapidIO通讯么？11-27
• · 关于quartus综合的问题11-27
• · 接口设计过程采用的心跳算法11-27