微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于quartus综合的问题

关于quartus综合的问题

时间:10-02 整理:3721RD 点击:
最近写一个状态机,需要比较多的输出。所以把各个输出模块分成了好几个module来写。
也就是把next_state输出到其他模块。
问题是:
这些模块分着的时候,quartus综合,没有自动综合出状态机。而我把所有的模块放到一个module中(没有更改一点代码),就能综合出状态机。
我想问问各位大神,quartus有没有类似DC的那种,把几个模块打散综合的功能?

程序功能相同,综合出来的结果肯定相同,同模块拆分与否无关,状态机还是那个状态机,打散综合只是逻辑优化的考虑和功能实现能有什么联系

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top