微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 再发一帖关于多个dsp模块的ip核在一个工程下的问题

再发一帖关于多个dsp模块的ip核在一个工程下的问题

时间:10-02 整理:3721RD 点击:





当有nco,cic,fir这几个ip核在一个工程下面运行的时候就会出现这种问题,但是如何该工程下面只有其中之一的ip核可以正常仿真,希望大家都能考虑下这可能是什么原因呢?已经困扰了近一个月,欢迎随时讨论。补充下用的是alter公司的ip核,特点都是dsp模块的ip,普通模块的ip没有遇到过这种问题。

方便上传源代码或者project包?
因该是设置问题。


那个附件有些大超过了上传标准,可以提供一个邮箱或者啥的么?我把工程给你发过去,我也怀疑是设置问题,我测试试了很多次发现都不行。




这是我的nco生成设置截图,如果是ip核本身问题的话可能就是这里没有设置正确,其他的是功能参数设置。我所以的dsp模块的ip都是按照这样来生成的

继续交流


    15370017747@163.com,发这个邮箱我帮你看看!



   已经发了邮箱,注意查收哈,非常感谢

回去看,company不方便。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top