微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 请教DC中check_timing时如何不检查复位信号

请教DC中check_timing时如何不检查复位信号

时间:10-02 整理:3721RD 点击:
Information: Checking no_input_delay...
Warning: The following input ports have no clock_relative delay specified, a default clock is assumed for these input ports. (TIM-208)
--------------------
rst_n

怎么样可以不报出rst_n的warning,谢谢

你可以对rst_n加一个set_input_delay的约束啊。这样DC就不会complain了。

set_ideal_net_work



    加了ideal netwok也有这个warning啊?

set_false_path

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top