• · 求关于100Base-TX 的PMD层的协议标准11-27
• · ISE14.2综合过了，但是MAP太慢，怎么办11-27
• · ISE在map的时候时间很长11-27
• · FPGA乒乓操作疑问11-27
• · SerDes IP的价格？11-27
• · Verilog设计SPI slave 一些问题11-27
• · 请教xilinx的xaui的恢复时钟驱动能力问题？11-27
• · 有个问题身边也没有人问 只能来论坛请教了 请各位大神指导啊！11-27
• · HDL中的求余（取模）运算%，给综合成什么？11-27
• · 以太网芯片88E1111和LAN91C111哪个用起来方便？11-27
• · quartus ii中nco和fft放一起仿真报错问题11-27
• · ise调用modelsim做行为仿真，modelsim一直loading怎么回事？11-27
• · 请教一下，AD芯片的选型问题。11-27
• · 求助DFT阶段插入occ后断链问题 急急急11-27
• · zedboard上的partial reconfiguration11-27
• · 开源GPU11-27
• · 基于FPGA的整数规划、穷举搜索11-27
• · 关于vhdl的信号和变量以及Verilog的阻塞和非阻塞赋值的一些思考11-27
• · 请问数字前端设计工程师的checklist包括什么？11-27
• · 求助：ISE调用modelsim，做后仿真，探讨一下结果，有点问题11-27
• · XILINX FPGA下载求助11-27
• · ug947 vivado partial reconfiguration中生成第二个配置的partial比特文件失败11-27
• · 请教大家怎样在modelsim仿真时输出如$monitor、$display的内容11-27
• · 关于s3tc压缩和jpeg压缩11-27
• · 请问可不可以让Virtex-6的片子工作在低电压状态11-27