微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > HDL中的求余(取模)运算%,给综合成什么?

HDL中的求余(取模)运算%,给综合成什么?

时间:10-02 整理:3721RD 点击:
verilog HDL 的运算符 求余(取模)运算%,就一般算法而言,需要用到除法或多次减法。
工具综合出的 纯组合逻辑,是用什么实现的呢?整数除法器么?

不可综合吧

一般来讲不可综合

不可以综合,现在出的高级综合工具不知道可不可以

确定的!是可以被综合的。简单的,例如%2,%4,都可以用逻辑移位运算进行操作,但是遇到例如3,6非2的指数形式的操作,综合工具会调用除法器来实现。自己写一写看看post_fit适配网表,一目了然。

好东西



   有什么意义?  需要求余的实现都不是好算法

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top