ISE14.2综合过了，但是MAP太慢，怎么办

机器什么配置?
V6资源大概用了多少?

顶，是不是约束不合理啊，一直尝试map路径，我之前约束不当出现过这种情况

看规模 这个时间也不是不正常

可以尝试将设计分割成多个区域，分别综合和MAP,但是区域间的时序可能会差一些，但是时间要短很多

添加除法ip核会出现这个问题，要改一下设置。

多谢大家的建议，目前，已经MAP了一天，工程还没有综合完，这个是不是不太合理。
我想问一下哪位大神了解Synplify Pro软件，是ISE的第三方综合工具，有没有谁了解这个软件，用这个软件，综合时间和布线时不是不会有很大的改善，多谢大家

   机器配置挺高的，是64位的，FPGA资源占的应该有70%吧

   项目的规模是不小，但是已经map了一天了，这个是不是不是很合理。

想更换综合软件Synplify Pro，不知道对你对这个软件了解不啊

还算了解synplify，关键是你现在是map的时候慢，又不是卡在synthesis上

   ISE有没有第三方的map软件呢

   用synplify pro综合产生的网表文件，再用ISE map的话，时间方面会不会有改善呢?

V6使用了70%的资源，如果PC配置只是最顶级的商用PC机而已，很大可能跑不过，这个可以观察下map中的CPU及内存使用率就知道了
这种工程，一般来说，至少得是工作站级别的配置方可跑的流畅些

我们这个项目是在工作台上运行的，机器是64位的，CPU利用率才百分之12左右。
之前MAP的时候，一直是卡在phase 6.36，查看程序，貌似是程序的时钟没有接在全局时钟网上，然后，利用MMCM核产生时钟，现在MAP的时候，往下走了，但是现在又卡在phase 12.18上了，不过项目确实是比较大。
项目开始时，时钟就是用MMCM核的时钟产生的时钟质量不太好，后来改成了BUFR来产生系统时钟，但是BUFR是局部时钟缓冲器，貌似不能驱动太多的负载，想问一下各位大声，BUFR后接BUFG的话，输出能当全局时钟吗?ORZ.......

时钟用MMCM产生的话，很快就综合完了，只用了3个多小时，但是把时钟改成BUFR+BUFG综合的话，MAP的时候又卡了，请问这是怎么回事，需要怎么改进呢，各位大神，帮帮我啊

我也是这样啊，自从加了除法ip核，要map7、8个小时才好，求教如何配置啊

很正常啊，map都是10+hours 啊

加了除法器后就很慢很慢，，求解决方法