ISE在map的时候时间很长
时间：10-02
整理：3721RD
点击：
求助各位，小弟最近做项目遇到个很郁闷的问题，，用的工具是ISE，我的设计中有8个输入的rom，位宽为16，存的是测试数据源，将rom中的数据分别输入到待测的设计的8个数据端口上，然后模块输出8路位宽为35bit的数据。同时还有8个位宽为35bit的rom，存的是用来比对结果的数据。如果不加cdc文件的话，map很快就可以通过，但是加上cdc文件之后就半天都过不去，求教是什么原因导致的。chipscope抓数的cdc文件对设计本身影响很大吗?还请各位大牛指点啊
CDC位宽太宽?存储太深?速度要求高?
正常。实在要解决，只有用更好的pc
资源 时序问题比较大
不能满足就一直在尝试
您好，今天把问题定位了，是因为设计中有一个32bit除以32bit的除法器，是调用的ise中的ip核生成的。现在的问题是当时设计的时候这个除法器核的时候设置的是每个时钟计算一次，导致在map的时候半天过不了，很郁闷，求解啊。map中有什么设置能解决这个问题
如果是多核cpu 可以选择多线程同时进行，速度会快一些
遇到同样的问题，加了一个除法器后map一直都过不了