ug947 vivado partial reconfiguration中生成第二个配置的partial比特文件失败

时间：10-02 整理：3721RD 点击：

第一次运行design.tcl，然后按照user guide分步运行，生成第二个配置的partial bitfile时会出现DRC错误，但是DRC明明是过了的。然后重新运行design_complete.tcl，这次还是在生成第二个配置的比特文件时出现DRC错误。关掉vivado,再重新运行一遍design_complete.tcl，这次竟然好了！
有人有过这样的经历吗?为什么会有DRC错误?

上一篇：请教大家怎样在modelsim仿真时输出如$monitor、$display的内容
下一篇：XILINX FPGA下载求助

FPGA ASIC quartus Xilinx vivado verilog ALTERA CPLD 集成电路相关文章：

FPGA Verilog HDL 设计实例系列连载------交通灯的控制
vHDL语言 t触发器使用ISE自带的仿真激励文件如何写呀！求
关于Rx receiver的问题
转：用fpga 实现图形算法的硬件加速设计有源码
我的FPGA学习步骤
FPGA基础学习笔记--组合逻辑电路-多路选择器与多路分解器