• · Spartan6 DDR3用户接口地址和物理层地址问题11-27
• · 谁有电子版的Verilog HDL指令手册,请上传分享11-27
• · Xilinx ddr2仿真11-27
• · 请教Xilinx 时序报告 Clock Uncertainty的问题11-27
• · XILINX memory 上板测试初始化时，读出的初始值错误11-27
• · DDR3的write leveling有关11-27
• · 请教<Verilog数字VLSI设计教程>这本书里面的工艺库文件及DC环境设置11-27
• · qsys使用11-27
• · 关于 pt 和icc在较大fanout下net阻值相差较大导致transition time不同的问题11-27
• · 双口RAM做速率变换无法读出最后一个数据11-27
• · 关于扰码器11-27
• · 现代SDRAM模型的疑问11-27
• · 关于一个6输入的LUT等效为多少个门11-27
• · 4位加法器，求排错啊11-27
• · 如何将ALLEGRO(.brd)的电路图转成hyperlynx可以读取的档案谁可以教我11-27
• · verilog如何测量一个D触发器的延时11-27
• · full_sync是什么同步机制 急求11-27
• · AD采样转换结果如何转换成单位为mV或uV的浮点数？11-27
• · 为什么装ise13.2总出现停止工作11-27
• · 求vivado14.0以上版本11-27
• · 大家探讨一下，仿真是isim方便，还是modelsim方便啊。11-27
• · Xilinx srio核仿真的时候出现的错去11-27
• · alint如何添加quartus的ip核11-27
• · 关于FPGA CPLD运用jtag固话程序时的具体过程。11-27
• · 谁知道怎么添加时序约束啊？11-27