• · matlab2015 和modelsim 10.1d 匹配吗？11-27
• · unknow devices 哪路大神知道这是为什么吗11-27
• · 求以下FPGA开发板资料和型号11-27
• · verilog问题求助11-27
• · cyclone v soc开发套件到手，幸福中11-27
• · 做DC综合后仿真时，发现关键信号被综合优化掉了11-27
• · VCS仿真流程11-27
• · FPGA设计，接下来该怎么走？求指导11-27
• · 关于SERDES连接SFP的接口问题11-27
• · 请教关于异步FIFO设计的问题11-27
• · DC在执行编译命令时异常退出11-27
• · 我已经安装了IUS9.2为什么在cadence里还是不能NC_Verilog仿真？11-27
• · icfb中仿真激励信号vpwl只可以设置50个转折点？11-27
• · 写了个I2C，请问如何验证11-27
• · xilinx综合约束文件xcf11-27
• · 请问clock uncertainty是个什么意思？11-27
• · Xilinx OFFSET IN约束的问题11-27
• · 运行出错了，求解释，谢谢！11-27
• · Memory Compiler在前仿中的使用11-27
• · 如果要实现电路复用，在Verilog代码中如何实现？11-27
• · FPGA高速串并：BUFIO2驱动多个ISERDES问题11-27
• · 请教一个Xilinx period约束的问题11-27
• · OTP和FTP是什么意思？干什么用的11-27
• · xilinx中DDR2 MIG使用问题11-27
• · 求教ISE乘法器IP核的问题11-27