VCS仿真流程

编译?
那你还是用DC或者FPGA的一些工具才能编译（其实应该叫综合的）

    前辈，我其实想问的是VCS的仿真机制，就是它怎么工作的，忘能指导一二！多谢

VCS本身有一些库，这些库是的作用是将您写的Verilog或者Vhdl中的一些关键字能翻译成理想的电路。在您加入testbech后，它就会根据您代码仿真出输出波形，如果输出波形如您设计时所想的波形是一致的话，说明您的设计在功能上市正确的，但是注意，仿真时还没有将您的设计映射成具体的工艺，是与工艺无关的。

    非常感谢

The Compilation on VC is very diferrent from that on FPGA or DC tools！
FPGA and DC tools is better！
VCS is just for simulation as your TB in Verilog language on modelsim and FPGA tools！

    学习了

同求

说明您的设计在功能上市正确的，但是注意，仿真时还没有将您的设计映射成具体的工艺，是与工艺无关的。

谢谢哈，

学习一下

超赞的技术

对于仿真中，编译然后运行编译的文件，还是很困惑的~继续学习