• · SRAM有时钟吗？11-27
• · ise13.1综合后布局布线错误11-27
• · Xilinx ISE12.1SPI 的IP核不让用，怎么办？11-27
• · 我应该往那个方向发展？11-27
• · quartus 的仿真问题请教11-27
• · 用vhdl进行altera fpga开发会遇到问题么？11-27
• · Altera中的约束究竟对于fitting有没有作用？11-27
• · 何去何从----一个FPGA工程师的困惑11-27
• · 求ise14.7的破解licence11-27
• · modelsim 后仿出错11-27
• · xilinx中调用gmac ip核，在发送巨型帧的时候crc检验报错，有没有办法解决11-27
• · 夏宇闻课后题的一道题，求指教为什么是答案5呢11-27
• · 在ISE里RTL视图的问题，向各位前辈请教11-27
• · 关于赛灵思千兆以太网实现问题11-27
• · quartusii 11调用Modelsim altera6.6不出波形11-27
• · verilog中阻塞赋值和非阻塞赋值11-27
• · 扰码 解扰11-27
• · ASIC怎么与FPGA搞在一起了？11-27
• · modelsim在调用DDR2模型仿真11-27
• · 数字前端该学习什么，什么软件，11-27
• · 代码问题求解11-27
• · 有没有什么约束能让输出对齐？（UCF约束）11-27
• · 数据传输遇到反压信号的处理？ 大家来讨论？11-27
• · vhdl实现ieee1588协议11-27
• · vc707 pcie 8x GEN2 仿真求助11-27