• · 一个时间程序的例子里面的一个信号量的变化不能理解11-27
• · 关于emac ， GTP,SFP+的问题11-27
• · 求助dc中如何修正reset经过组合逻辑之后的fanout11-27
• · systemverilog与断言11-27
• · 求VLSI数字信号处理系统设计与实现（英文影印版）的电子版11-27
• · 请教ncprotect11-27
• · 请教一个综合问题（set_min_library如何两个时序库同时加载）11-27
• · MIG仿真如何跳过初始化11-27
• · 求助：Verilog顶层如何直接访问子模块的变量11-27
• · MEMS电容加速度计的电学模型11-27
• · C8051F120+CY7C68013A输出数据正常输入数据全是011-27
• · 请问各位大声，nios11老师出现”undifine reference to main“是什么原因啊11-27
• · 初学问题...请问GPIO与MIO的关系11-27
• · 数字IC设计中那些工具平台的选择11-27
• · 有“求最大值”的ip核吗？11-27
• · 关于AXI接口slave模块的时序验证11-27
• · Xilinx FPGA的资源报告里的单词都是什么意思？（加红）11-27
• · chipscope 使用问题11-27
• · sigma-delta modulator输入直流的问题11-27
• · FPGA中的差分时钟端口是啥意思，为什么说要尽量用差分时钟？11-27
• · XILINX LVDS11-27
• · 请教一个tsmc 0.18um 工艺工作电压的问题11-27
• · 假如有delay line的话，综合脚本如何编写11-27
• · 电源抑制比有没有什么简便算法11-27
• · 请问如何查找ip核？11-27