微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 关于AXI接口slave模块的时序验证

关于AXI接口slave模块的时序验证

时间:10-02 整理:3721RD 点击:
前几天使用vivado生成了一个AXI的slave IP模块,然后根据生成的IP把我们项目中的代码给改成了AXI接口,现在想初步的验证一下改的AXI时序对不对,该怎么样仿真验证呢,大家帮忙指点指点,谢谢啦!

BFM仿真!



     请问vivado软件能生成BFM吗,如果能的话怎么生成和使用呢,我刚接触vivado没多久,现在由于时间比较急,想以最简单的方法验证一下改的AXI时序对不对,怎么做比较简单呢?请指点一下呗,谢谢了!~



   不好意思,我没有用过赛灵思的开发环境,我也不太清楚vivado软件是否有BFM仿真,实在不行你可以实物验证下啊!

axi只是个接口协议而已,如果是和别人的ip接口,那按照别的协议来做,如果是自己的axi接口,按照标准的简化版axi做就行了,只要自己能用就可以,axi的很多功能对于一般的应用设计是不必要的。

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top