• · dc 在一个路径中插入一些延时单元的方法？11-27
• · 可以用全局时钟驱动网线吗，为什么报错说会增加延迟？11-27
• · 镁光Flash页编程如果不按页的顺序编程,会有什么问题？11-27
• · 将bdf文件转换为verilog后结果变化11-27
• · 像这张图怎么加偏移约束？加了之后会有什么效果？11-27
• · EDK怎么设置 可以能自动生成UCF的模板11-27
• · 大家知道，MIPI和vbyone的分别的应用场合不？11-27
• · 请问quartus11.0 能和modelsim 10.1 对接吗11-27
• · 大神们，请教一下，VIVADO中怎么设置管脚是否用IOB的寄存器？11-27
• · 请教一个问题~ 关于IOB11-27
• · 为什么不能用RTL代码+SDF文件进行时序仿真11-27
• · 请问一下关于1000BASE-X和SGMII的问题11-27
• · 关于ise仿真的问题11-27
• · FPGA器件选型与极限频率有关吗？11-27
• · 用FPGA怎么实现接收和发送429总线啊？11-27
• · 来，坐下聊两句~11-27
• · 请教两个今天遇到的面试问题，谢谢11-27
• · 谁知道这些软件都是做什么用呢？图11-27
• · quartus器件安装问题11-27
• · 问下大家都用什么软件来画verilog波形图啊11-27
• · 求CPLD开发！11-27
• · 求助PJ327F耳机座怎么接线11-27
• · 对于OpenRisc1200移植到FPGA Spartan-3e的讨论11-27
• · 用最简单的语句解释一下什么是FPGA11-27
• · 自己写ram的疑问11-27