• · aurora 复位reset, gt_reset求助11-27
• · 为什么PCI 64bit的性能只有66MHz呢？11-27
• · 对矩阵进行三角化的电路 怎么设计？11-27
• · library compiler求助11-27
• · y(k)=ay(k-1)+x(k)对应的电路图是这样的吗？11-27
• · Xilinx Virtex-5中的PLL使用问题11-27
• · ATPG fault simulation如何debug啊？11-27
• · AD与FPGA级联相关时序处理问题11-27
• · 谁知道怎么放宽除法电路的时序（常见的那种，如图，不要用交织）11-27
• · 關於VLSI数字信号处理系统：设计与实现11-27
• · Xilinx FPGA 怎么做 Power Gating 或者 Clock Gating11-27
• · reg的clk gating问题11-27
• · 关于ADFPGA时序处理的相关问题211-27
• · 请教，FPGA读写SRAM时序约束11-27
• · 大家帮下看看这个VHDL代码实现的功能是啥？11-27
• · ASIC中衡量复杂度的单位GE是什么意思？组合逻辑和寄存器的GE应该怎么算？11-27
• · 时钟通信时，接口部分能读取到数据，但偶尔出现判定不了上升沿！11-27
• · MIG控制DDR2，自带仿真文件phy_init_done一直拉低11-27
• · +neg_chk 是什么意思11-27
• · PC与FPGA通信问题11-27
• · 困惑，xilinx mig ip核中的时钟11-27
• · 加了 (*KEEP="TRUE"*) 前缀，怎么还是被优化了11-27
• · Virtuso Layout Editor快捷键归纳11-27
• · port xx not found in the connected module11-27
• · 如何将ISE里面*.v的文件和XPS嵌入的软核一起输出到SDK中？11-27