• · 数字IC的困惑——怎么去增加自己的“功力”11-27
• · FGPA-16串口方案？11-27
• · EDK 网络表生成错误11-27
• · Libero IDE v9.1安装过程出现问题11-27
• · verdi 使用问题11-27
• · vhdlcom "Fail to load pre-define library"11-27
• · ise place route报错11-27
• · VCS和verdi的环境变量怎么设置11-27
• · modelsim 对电脑配置的要求11-27
• · 跨时钟域问题11-27
• · 难道只是灌水？11-27
• · 求助大神？仿真报错，不知为何？11-27
• · VHDL转化为verilog中process中既有 :=和<= 赋值，怎么转啊？11-27
• · 详细介绍FPGA内部结构的书籍11-27
• · 关于EPM7128的VCCIO与IO BANK对应问题11-27
• · modelsim10.0c仿真没有波形11-27
• · 参数化模块设计中如何判读参数值？11-27
• · 从算法到芯片仅需8周 软件到芯片实现自动化11-27
• · 关于EPM7128多电压I/O接口的问题11-27
• · 菜鸟求教，verilog程序的时钟问题11-27
• · 数字IC设计与专业知识、算法11-27
• · 向各位大大们求教verilog编程的问题11-27
• · 关于时钟分频的问题11-27
• · FPGA通过CPU引导启动11-27
• · 谁在用 Cadence c-to-silicon？11-27