• · 150M时钟下的一拍两个数据转换到同一时钟域300M时钟下一拍一个数据的问题11-27
• · 请求大神指导啊 ！11-27
• · 关于计数器工作正不正常的问题11-27
• · 单纯问一下，5M时钟有必要做时序优化么11-27
• · 初来学习，请多多指教！11-27
• · EDK10.1 烧写NOR FLASH报错！各位大侠帮忙看看！谢谢！11-27
• · 求助，xilinx里功耗分析，使用xpower analyzer进行静态功耗分析的问题11-27
• · fpga芯片工作时外部需要接flash和sram吗11-27
• · 进FPGA的差分信号串电容前后差别很大11-27
• · 请教大牛：false path 上的组合逻辑环路会不会出问题？11-27
• · 请求大神帮看看啊！ 编译没问题，但仿真有问题！11-27
• · 用modelsim作8点fft的gate-level仿真，图中出现了红色的框是什么问题啊11-27
• · xc6slx16的功耗问题11-27
• · formality和DC中检查语法经常会出如下warning,大家如何解决？11-27
• · MATLAB求助11-27
• · PAR通过，产生bitstream报错11-27
• · 求解将 时钟信号 连接到 DUAL/GCLK引脚上的方法11-27
• · ISE MAP 时报错（ML505开发板, bankless pin）11-27
• · verilog 编码问题 求解答11-27
• · 求助在altera的FPG实现CDR时钟数据恢复11-27
• · ISE时序不通过时能布线吗？11-27
• · 各位前辈，求助：FPGA上的代码怎么进行后端实现，要做哪些方面的更改呢11-27
• · ubuntu下安装modelsim11-27
• · 高手进来：关于余量slack的一点思考11-27
• · 面试小考题， 有图有真相！11-27