• · ISE可以用iMPACT通过JTAG扫描到FPGA芯片Chipscope扫描不到11-27
• · 关于使用xilinx FIR Core 系数重载的问题11-27
• · SPARTAN 6串并转换输入管脚的问题11-27
• · input delay /output delay ？11-27
• · 遇到一个奇怪的问题,求解答！11-27
• · 关于FPGA的LE中的SLOAD端口的疑问，向高手求教11-27
• · 怎么将原有电路中的并行组合逻辑 全部 用 串行迭代时序逻辑 替代掉（有示意图）？11-27
• · 新手真心求助7段显示器跑马灯11-27
• · DE2-70上的摄像头视频采集，不会做啊，ov7725摄像头，用FPC插到扩展插槽，11-27
• · 智多晶——FPGA/CPLD11-27
• · 急求解答~~ISE生成DDR2的控制器，在仿真时的问题~~~11-27
• · 用低成本的ALTERA CYCLONE IV做TCP/IP协议的百兆以太网11-27
• · 针对verilog 编写的VIM 函数11-27
• · 芯片前端的咨询11-27
• · 弄了一个多月，实在弄不出来，时序约束还是资源问题呀。11-27
• · 求教 ise13.3如何在win7 64位下加强CPU利用率11-27
• · xilinx BRAM问题11-27
• · 个人对sta的问题和理解，恳请前辈们更正和补充11-27
• · 8b10bserdes请教11-27
• · nvidia面试归来11-27
• · 关于DDR2的IP（altera）生成11-27
• · xilinx 寄存器区别 LUT/IOB11-27
• · 求助：如何将MATLAB生成的系数导入到FIR的IP核中11-27
• · 64位modelsim10.1c se 下载 破解11-27
• · verilog仿真中是有task求助11-27