• · 求助；FPGA控制JA100011-27
• · spartan6和spartan3的一点简单区别11-27
• · 想问：锁存器综合以后的底层门结构是NOR？还是NAND？11-27
• · quartus2问题求助11-27
• · reload coe file to RAM by vivado11-27
• · FPGA输出时钟抖动问题11-27
• · 求助：ISE14.7 spartan6静态时序分析okay，后仿有setupviolation，为什么？11-27
• · ERROR:HDLCompiler:410,跪求大神指点11-27
• · 有一说一，个人感觉Advanced Digital Design Verilog HDL 这本书没有那么好11-27
• · sparen 3A11-27
• · 使用pt对fpga进行静态时序分析需要哪些文件11-27
• · altera pcie 板卡挑机器问题请教11-27
• · 自制Xilinx下载线11-27
• · c语言中的结构体在verilog中如何实现11-27
• · 如何用C语言写verilog的testbench的输入激励？11-27
• · 请问关于ML605开发板 SystemACE test 的问题11-27
• · 学习FPGA好艰难11-27
• · 小白请问ise新建工程的时候器件选型里没有cyclone的ep2c8q20811-27
• · 可以说 “经过三个时钟后，怎么样，怎么样”吗？11-27
• · 求助制作全加器的全部方法11-27
• · sdram寻址问题11-27
• · 请问Foundry会不会提供现成的SERDES模块？11-27
• · Design compiler问题求助11-27
• · MegaWizard Plug-In Manager里面installed plug-ins是灰的11-27
• · DC综合后输出的网表有语法错误！11-27