求助制作全加器的全部方法
时间：10-02
整理：3721RD
点击：
亲们，我们的作业是用7种方法做全加器，我刚刚作出3中，原理图，CASE语句，元件例化，其它不会了，求助呀~
求助啊~·谁来帮帮忙，我实在不会了
是用verilog吗，还有if...else, behavior(好几种), UDPs
人家说的是加法器的结构还是描述方法啊?
结构有：carry-ripple / carry look-ahead / carry select / tree adder
全加器的结构很多，建议参考拉贝的数字集成电路设计。
verilog只是用于描述电路，你们老师的目的是让你研究全加器的工作原理和性能比较
看看，学习下
看看5楼推荐的书