• · Timing Arcs是什么意思呢？11-27
• · 求问aldec编译verilog的问题11-27
• · 想自己做个电子时钟11-27
• · 在verilog程序中可以调用VHDL写的模块么？11-27
• · Verilog 如何调用VHDL模块11-27
• · FPGA I2C配置编解码芯片老不成功11-27
• · Verilog仿真问题11-27
• · 阻塞赋值和非阻塞赋值在仿真器中的不同行为表现11-27
• · 如何提高FPGA综合后的最高频率？11-27
• · 学生党求姿势，FPGA怎么烧写？11-27
• · DC逻辑综合求助11-27
• · 本科进华为海思能干嘛。11-27
• · vivado multi_path 问题求助11-27
• · 逻辑延迟占25%，连线延迟占75%的话是不是代码有问题了？11-27
• · EP4CE22E22的101脚怎么设置才能使用？11-27
• · modelsim testbench verilog有没有产生随机无符号数的函数？11-27
• · 通过FPGA烧写外部EPCQ256 flash问题请教(讨论)11-27
• · multiboot从multiboot image启动11-27
• · 在线跪求大神解决EDK中Powerpc中断的问题11-27
• · FPGA的全局时钟管脚11-27
• · What is the best book to learn Verilog11-27
• · Xilinx的不同的器件之间占用的资源数量可以相互转换吗？11-27
• · 求助：关于xilinx 板级验证的一个问题，望FPGA大神多多指教11-27
• · 毕业论文求助（急）dds频率可变方波的产生11-27
• · ISE中支持systemverilog吗？11-27