• · 关于数字下变频DDC系统设计的~~用的DSP builder设计~~请大侠指教11-27
• · xapp1052 chipscope调试问题11-27
• · FPGA 独有功能有哪些11-27
• · 请教一个问题，使用两个边沿，当时钟占空比不总是50%时，会对电路造成什么样的影响11-27
• · Xilinx FPGA的FIFO IP 问题11-27
• · 学习数字前端和搞嵌入式开发分别对以后工作有啥帮助呢11-27
• · 请问，夏宇闻verilog第一版第213页上HALT（HLT）是和哪个模块到引脚相连？11-27
• · Quartus 14.0.0.20011-27
• · 不知道有没有人做过tcpip的芯片？11-27
• · modelsim模拟时出现# Error loading design问题11-27
• · quartus 11.1调用DDR2 SDRAM IP核出错求助11-27
• · 新手最近做时序约束的一点总结11-27
• · 状态的嵌套11-27
• · 在questasim10.0b中，加波形有没有快捷11-27
• · 数字前端的算法求助11-27
• · 讨论一下关于FPGA除法器的实现11-27
• · 关于PCI硬件设备无法设备的问题11-27
• · 请教ISEDES和OSERDES的问题。11-27
• · synplify综合时用到的fdc约束，里面的命令怪怪的。11-27
• · Verilog里面有没有$random用法，可以在两个元素中随机，要么a,要么b11-27
• · FPGA异步检测11-27
• · 关于建立宏单元的问题11-27
• · $random的一个小问题11-27
• · SPI通信的Verilog代码11-27
• · verilog 消抖实验，单独的模块能实现消抖，别的模块调用时没法实现11-27