微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 状态的嵌套

状态的嵌套

时间:10-02 整理:3721RD 点击:
方法一:用case语句写状态机,几个大的状态,每个大的状态内分小的状态,我用case嵌套来实现;方法二:就一个case来实现之前大的状态与小状态,不用case嵌套。感觉第一种方法代码结构比较清晰,第二中方法状态比较单一。现在考虑效率的话用哪种方法较好?

为了综合工具能正确综合你的状态机,建议用第二种
状态机的综合各个编译工具还有细微差别。



    如果使用case嵌套的话虽然结构清晰,但是如果嵌套中加入一些判断的话对高频的情况综合后的情况可能会比较差,所以想综合后的速度快的话我感觉还是一个大case将所有状态包涵用独热编码实现状态的变换效果较好(自我感觉),如果状态机有较好的方法可以提出来啊!

顶一个,不能沉了!

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top