微波EDA网,见证研发工程师的成长!
首页 > 研发问答 > 嵌入式设计讨论 > FPGA,CPLD和ASIC > 讨论一下关于FPGA除法器的实现

讨论一下关于FPGA除法器的实现

时间:10-02 整理:3721RD 点击:
有没有TX上传一点相关的资料啊?

恢复余数法,不恢复余数法。百度一下,相关资料比较多。
最难的是SRT算法。基-16的一次可上4位商。CPU中常采用SRT算法。资料比较少,百度一下“SRT除法器”。
SRT算法难点是商选择(Quotient Digit Selection).

Copyright © 2017-2020 微波EDA网 版权所有

网站地图

Top