• · synopsys design compiler 综合时 特定的输入pin保持悬空11-27
• · synplify_premier 综合ip的问题11-27
• · verilog中一个关于赋值的问题11-27
• · 如果寄存器都还有使能端 或 复位端，占用的FPGA资源会变大吗？11-27
• · 关于数字集成电路设计的一点疑惑11-27
• · DDR2带宽利用率可以怎么测量11-27
• · EDK添加自定义IP生成的用户逻辑文件里面的定义的寄存器变量所在的地址可以查看吗11-27
• · modelsim 创建目录失败11-27
• · 有关高清视频采集卡的方案11-27
• · 请教：Cadence 的DFT工具叫啥名字？11-27
• · DC 2012.06版，每次一开GUI就crash11-27
• · 使用FLASH过程出现的问题11-27
• · 谁有memory compiler 生成的.LIB .V文件啊11-27
• · xilinx fpga布局布线后（place & route）的问题11-27
• · standcell verilog 仿真模型11-27
• · 图像问题求助！11-27
• · 请问数据可以直接写进RAM核里面建立的mif文件吗11-27
• · memory compiler生成SRAM的问题11-27
• · 求助：IPcore生成BlockRAM遇到的问题11-27
• · ICC导出的gds在candence里看不到线网名11-27
• · cic插值滤波器归一化增益需不需要在verilog代码中体现11-27
• · xilinx fpga ram11-27
• · 有关半带插值滤波器的设计问题11-27
• · 关于I2C主机寻址从机的问题11-27
• · ICC使用求助11-27