有关半带插值滤波器的设计问题
有没有人给解答一下啊?
等待大侠指点。呵呵
对于算法问题，你应该用C语言或者matlab，使用一组测试数据输入，得到一组输出数据。然后再把相应的c/matlab代码转换为verilog实现。把之前的测试数据作为仿真的输入，看输出是否正确。
以上是通常的fpga算法编写调试流程。
最后，你的问题，要明确究竟是在数学层面有问题，还是在转为verilog代码时有问题。不管是哪个问题，都需要把问题描述得更详细一些。
恩，我没有用matlab验证，但是用matlab做了一个半带滤波器，然后转化成verilog代码 ，然后再这个基础上面进行了修改， 我用的结构就是奇偶两路的结构。
现在的问题在于，我在最后进行两路插值的时候，波形上面无法正常的插值， 有半个周期是单调的 ，有半个周期是不单调的 ， 我个人觉得是不是要调整一些插值上的控制
还请你能多给一些指点
恩，我没有用matlab验证，但是用matlab做了一个半带滤波器，然后转化成verilog代码 ，然后再这个基础上面进行了修改， 我用的结构就是奇偶两路的结构。
现在的问题在于，我在最后进行两路插值的时候，波形上面无法正常的插值， 有半个周期是单调的 ，有半个周期是不单调的 ， 我个人觉得是不是要调整一些插值上的控制
还请你能多给一些指点
还能有大大回答一下么?
先确定一下你的结果对不对。描述的问题别人不看代码也不清楚问题在哪 ?在写代码之前最好把结构理清楚，否则乱搞的话会很可浪费时间
谢谢指点，我现在用不同的两种结构都写了一遍， 在滤波模块之后的波形是没有问题的，但是就是在奇偶两路做内插的时候出现了问题，就是说，奇偶两路的波形都是没有问题的，但是在做内插的时候 会有一半的周期的波形并不单调，这个就是问题 ， 还有就是 ， 是不是 即使在时域中 波形不单调 ，只要在分析频域的时候信噪之类的参数达到一定的要求就好了? 还是在内插的时候会有一些技巧 ，希望能给解答下
新的插值和中值没有必然关系吧，不单调是什么意思?把一个脉冲值作为输入，看看输出是不是滤波器的系数（或成比例）
可以先看看是否有符号的问题（溢出导致正值变负值/负值变正值）。你有多少位的guard bits?
最近在看插值滤波器的东西，谢谢小编！
你说的两路波形都正确，有可能是有一路的设计系数有问题，导致输入频率的增益不是1，而另外一路是1，所以才会出现不单调。
我是这么理解的不知道是不是你这个情况